Zum Hauptinhalt springen

IT-Skill

UVM (Universal Verification Methodology)

Aktuelle Nachfrage, Stundensätze und offene Projekte auf Nexus – Stand Oktober 2026

Nexus listet 1 Projektausschreibung, in denen UVM (Universal Verification Methodology) gefordert wird (1 aktuell offen, 0 bereits abgelaufen). Eckdaten: Ausgeschrieben in München · Vertragsart Contracting · Kategorie Elektrotechnik & Elektronik. Die jüngste Ausschreibung wurde am 01.10.2026 erfasst. Alle Angaben stammen aus echten Projektausschreibungen von Vermittlern und Unternehmen, Stand Oktober 2026, und keine davon beruht auf Umfragen oder Schätzungen. Welche Projekte es genau sind, siehst du in der Liste weiter unten, jede Ausschreibung ist direkt verlinkt.

Offene Projekte
1

Eckdaten der Ausschreibungen

  • Ausgeschrieben in München
  • Vertragsart Contracting
  • Kategorie Elektrotechnik & Elektronik

Recruiter für UVM (Universal Verification Methodology)-Projekte

Aktuelle UVM (Universal Verification Methodology) Projekte

  • Senior Engineer für digitale Verifikation (UVM / SystemVerilog) – ASIC (m/w/d)
    München

    Freiberufliches Projekt in München zur Unterstützung der digitalen Verifikation von ASIC-Designs. Eigenverantwortliche Durchführung und Optimierung von…

    Bewerben ↗
Alle Projekte zu UVM (Universal Verification Methodology) →

Ähnliche Projekte

  • Electronics & EMC Test Technician (m/f/d)
    Stuttgart, Baden-Württemberg · 15 months with option to extend or take over

    Für einen internationalen Halbleiterzulieferer suchen wir einen Electronics & EMC Test Technician/Engineer in der Stuttgarter Region. Die Aufgaben umfassen das…

    über Test Benches
    Bewerben ↗
  • AI Computing Architect
    San Jose

    Experienced AI Computing Architect für innovative Technologieorganisation, die fortschrittliche Computerlösungen für KI und Machine Learning entwickelt. Rolle…

    über ASIC-Design
    Bewerben ↗
  • AI Computing Architect
    San Jose

    Gesucht wird ein erfahrener AI Computing Architect für die Entwicklung von Halbleiter-Technologien und KI-Hardware. Die Rolle umfasst die Architektur von…

    über ASIC-Design
    Bewerben ↗
  • Principal Analog ASIC Design Engineer
    20.10.2026

    Senior technical leadership role for establishing and scaling analog and mixed-signal IC design capabilities at an innovative photonic hardware company…

    über ASIC-Design
    Bewerben ↗

Häufige Fragen zu UVM (Universal Verification Methodology)

Wie viele UVM (Universal Verification Methodology)-Projekte gibt es auf Nexus?

Aktuell sind 1 Ausschreibung mit UVM (Universal Verification Methodology) auf Nexus erfasst (Stand Oktober 2026).

Welche Vertragsart ist bei UVM (Universal Verification Methodology)-Projekten üblich?

Die erfassten UVM (Universal Verification Methodology)-Projekte werden als Contracting ausgeschrieben.

Welche Skills werden häufig mit UVM (Universal Verification Methodology) kombiniert?

In Projektausschreibungen taucht UVM (Universal Verification Methodology) zusammen mit ASIC-Design, C, Cadence Verification Tools auf.

Welche Recruiter schreiben UVM (Universal Verification Methodology)-Projekte aus?

Unter anderem Hays AG schreiben UVM (Universal Verification Methodology)-Projekte über Nexus aus.

Wie bewerbe ich mich automatisch auf UVM (Universal Verification Methodology)-Projekte?

Nexus durchsucht laufend neue Projektausschreibungen und bewirbt sich automatisch mit einem KI-generierten, individuellen Anschreiben auf passende UVM (Universal Verification Methodology)-Projekte – kostenlos startbar.

Automatisch auf UVM (Universal Verification Methodology) Projekte bewerben
Nexus findet passende Projekte und bewirbt sich automatisch für dich.
Kostenlos starten →